雷子集中营

工程创建流程 vitis打开硬件描述(xsa)所在目录 create application project create a new platfrom hardware(xsa) 选中你的xsa文件 选择自己需要的工程模板(这里用的lwip udp client perf) 选择设置bsp lwip设置如下 去ps工程里添加数学库

常用功能端口转发一次配置,可以实现 Windows端口==WSL端口 在WINDOWS用户目录下创建一个.wslconfig文件 [wsl2]localhostForwarding=true PS 如果Windows本地启动了指定端口, 这时WSL中可以使用相同的端口, 但是localhost:port 将指向Windows的服务 也可以直接在wsl的设置里将网络模式选择为Mirrored vhdx 内存优化导入Hyper-V# 启用Hyper-V功能（如果需要）Enable-WindowsOptionalFeature -Online -FeatureName Microsoft-Hyper-V -All# 导入Hyper-V模块Import-Module Hyper-V 运行优化命令optimize-vhd命令需要在管理员权限的PowerShell中运行，并且需要Hyper-V模块支持。 optimize-vhd -Path "D:\00.wsl\ext4.vhdx" -Mode full windows...

RTOS 实时操作系统MOSI/MISO loopbackMOSI（Master Out Slave In）和 MISO（Master In Slave Out）是 SPI 总线的两条数据线。Loopback 指的是将 MOSI 和 MISO 物理上短接（或在软件中模拟），这样主机发送的数据会直接回到主机的接收端。在没有真实 SPI 从设备的情况下，可以用 loopback 测试 SPI 主机的收发流程、FIFO、回调等功能是否正常。 任务优先级设置#define TASK_PRIORITY_PAYLOAD (tskIDLE_PRIORITY + 4)#define TASK_PRIORITY_HEARTBEAT (tskIDLE_PRIORITY + 1)/* ... */int userTaskStack = TASK_PRIORITY_PAYLOAD;TaskHandle_t userTask = xTaskCreateStatic( &user_task_entry, ...

AXI(Advanced eXtensible Interface)AXI：Advanced eXtensible Interface（高级可扩展接口） AXI 总线是连接 PS（Processing System，处理器系统，即 ARM 核心） 和 PL（Programmable Logic，可编程逻辑，即 FPGA 部分） 的核心桥梁。它并不是一条单一的物理总线，而是一套高性能、高带宽、低延迟的片上总线接口标准。通过 AXI 总线，ARM 核心可以像读写内存一样控制 FPGA 中的自定义 IP 核，而 FPGA 中的 IP 核也可以直接访问 DDR 内存或外设。 Zynq 中 AXI 的三种主要接口类型为了满足不同的数据传输需求，AXI 规范在 Zynq 中衍生出了三种具体的接口类型： AXI4 (AXI4-Full) 特点： 高性能、高带宽。支持突发传输（Burst Transfer），即只需给出首地址，就可以连续读写最多 256 个数据。 应用场景： 适用于需要大批量数据搬运的场景，例如视频流传输、DMA（直接内存访问）控制器、高速缓存（Cache）与...