xtensa boot compile
.x 链接脚本
.x 本质上也是 GNU ld 风格的链接脚本。它和常见的 GNU .ld 文件主要区别不在脚本语法，而在于：这是 Xtensa 工具链使用的
本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来源 雷子集中营！
支付宝
相关推荐
2026-11-04
boot compile
基础概念Thumb 指令Thumb 指令集是 ARM 架构为了解决代码密度（Code Density）问题而设计的一种压缩指令集. SCB在 ARM Cortex-M 微控制器开发中，CORTEX_SCB_VTOR（或在 CMSIS 标准库中常见的 SCB->VTOR）里的 SCB 是 System Control Block（系统控制块）的缩写SCB 是 ARM Cortex-M 处理器内核中一个非常核心的寄存器组和功能模块（位于系统控制空间 SCS 中）。它负责提供系统的配置、控制以及异常/中断状态的报告 通过 SCB，可以配置或获取以下系统级信息： CPU ID 与版本（CPUID 寄存器）：识别是 Cortex-M3、M4 还是 M7，以及它的修订版本 中断与异常控制（如 SHCSR、AIRCR 等）：控制系统异常的使能、优先级分组、软件复位系统等 功耗与睡眠模式（SCR 寄存器）：配置睡眠深度（Sleep-on-exit、Sleepdeep 等） 向量表位置（VTOR 寄存器） CMSIS 标准库CMSIS 全称是 Cortex...
2026-11-04
boot compile
ARM Cortex MNVIC(Nested Vectored Interrupt Controller) & ISR(Interrupt Service Routine)在 ARM Cortex-M 架构中，NVIC（Nested Vectored Interrupt Controller，嵌套向量中断控制器）与 ISR（Interrupt Service Routine，中断服务函数）构成了整个嵌入式系统实时响应和事件处理的核心硬件与软件基石 NVICNVIC 是 Cortex-M 处理器内核的一个紧密耦合组件（Core-Coupled），它直接与内核相连，从而实现了极低的中断响应延迟。 核心特性 嵌套支持（Nested）：支持中断嵌套。高优先级的中断可以打断正在执行的低优先级中断服务函数（ISR）。 向量化中断（Vectored）：硬件直接根据中断源查找对应的中断向量（即 ISR 地址），无需软件编写复杂的查询代码（如传统 8051 的轮询或单一入口分发）。 自动保存上下文（Hardware...